Програмований логічний контролер

Abstract

Програмований логічний контролер, що містить блоки пам'яті станів та команд, лічильник адреси, схему порівняння та блок індикації, причому перший (встановлювальний) вхід лічильника адреси є першим входом пристрою, інформаційний вихід лічильника адреси підключений до адресних входів блоків пам'яті станів та команд, а також до першого входу блока індикації, другий вхід якого з'єднаний з першим виходом схеми порівняння, перший вхід якої з'єднаний з інформаційним виходом блока пам'яті станів, другий вхід схеми порівняння є другим входом пристрою, виходом якого є перший (інформаційний) вихід блока пам'яті команд, який відрізняється тим, що до нього введені блок логічного керування та блок пам'яті переходів, адресний вхід якого з'єднаний з другим входом пристрою, а перший (інформаційний) його вихід підключений до другого входу лічильника адреси, третій та четвертий входи якого підключені відповідно до першого та другого виходів логічного керування, перший вхід якого з'єднаний з другим виходом блока пам'яті команд, а другий та третій входи блока логічного керування підключені відповідно до другого виходу схеми порівняння та до другого виходу блока пам'яті переходів.