Please use this identifier to cite or link to this item: http://lib.kart.edu.ua/handle/123456789/8345
Full metadata record
DC FieldValueLanguage
dc.contributor.authorЗагарій, Генадій Іванович-
dc.contributor.authorФурман, Ілля Олександрович-
dc.contributor.authorМалиновський, Михаїл Леонідович-
dc.date.accessioned2021-10-18T11:17:34Z-
dc.date.available2021-10-18T11:17:34Z-
dc.date.issued2001-
dc.identifier.citationПат. № 37651 Україна Мережний програмований контролер / винахідники : Г. І. Загарій, І. О. Фурман, М. Л. Малиновський ; володілець : Українська державна академія залізничного транспорту ; заявл. 31.03.2000 ; опубл. 15.05.2001, Бюл. № 4.uk_UA
dc.identifier.urihttp://lib.kart.edu.ua/handle/123456789/8345-
dc.description.abstractЗаявлено мережний програмований контролер, який належить до програмно-логічного керування об'єктами дискретної циклічної дії та містить блоки пам'яті станів та команд, схему порівняння та лічильник адреси, перший вхід якого є першим входом пристрою, вихід лічильника адреси є першим виходом пристрою та з'єднаний з адресними входами блоків пам'яті станів та команд, інформаційний вихід блока пам'яті станів підключений до першого входу схеми порівняння, другий вхід якої є другим входом пристрою, другим виходом якого є перший (інформаційний) вихід блока пам'яті команд введені блок пам'яті переходів, вузол логічного керування та логічний елемент "І", причому адресний вхід блока пам'яті переходів є третім входом пристрою, перший (інформаційний) вихід блока пам'яті переходів з'єднаний з першим входом лічильника адреси, другий та третій входи якого підключені відповідно до першого та другого виходів вузла логічного керування, перший вхід якого з'єднаний з другим виходом блока пам'яті переходів, другий та третій входи вузла логічного керування підключені відповідно до другого виходу блока пам'яті команд та до виходу логічного елемента "І", перший вхід якого є третім входом пристрою, другий вхід логічного елемента "І" з'єднаний з виходом схеми порівняння. Технічний результат: усунення апаратної надмірності пристрою.uk_UA
dc.publisherМіністерство освіти і науки України ; Державний департамент інтелектуальної власностіuk_UA
dc.subjectмережний програмований контролерuk_UA
dc.subjectблок пам'ятіuk_UA
dc.subjectсхема порівнянняuk_UA
dc.subjectлічильник адресиuk_UA
dc.titleМережний програмований контролерuk_UA
Appears in Collections:2001

Files in This Item:
File Description SizeFormat 
patent37651.pdf48.75 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.